存储器的发展现状，储存器的发展

近日，知名组织Techinighs发布了内存未来路线图白皮书。他们在报告中指出，三星、美光和SK 海力士等主要DRAM 厂商已经将DRAM 单元缩小到15 纳米以下设计规则(D/R) 生产。现在他们正在开发n+1和n+2代，即所谓的D1b（或1）和D1c（或1）。这意味着，无论是否使用EUV 光刻设备对DRAM 单元进行图案化，DRAM 单元的D/R 都有可能进一步缩小到12 nm 以下或更大。众所周知，工艺完整性、成本、单元泄漏、电容、刷新管理和传感裕度等挑战正在减缓单元尺寸缩小的速度。先进的DRAM 单元设计采用了多项创新技术，包括采用高k 介电材料、柱状（或准柱状或单面）电容器工艺、嵌入式沟道S/A 晶体管和HKMG。此外，3D DRAM、高带宽内存（HBM3）、图形DRAM（GDDR6X/7）和嵌入式DRAM（10nm、7nm及以上）技术延长了DRAM的寿命和应用。主要NAND制造商竞相增加垂直3D NAND门的数量，并推出了1yyL 3D NAND器件。示例包括三星V7 V-NAND、Kioxia 和西部数据公司(WDC) BiCS6、美光Gen 2 CTF CuA、SK Hynix Gen 2 和Gen 3 4D PUC NAND。除了存储密度之外，3D NAND 原型还用于超低延迟三星Z-SSD、Kioxia XL-FLASH 和其他NAND 应用（归类为存储内存）。 3D NAND位密度达到10.8Gb/mm2（SK Hynix 176L 512Gb TLC）和12.8Gb/mm2（Intel 144L 3-deck QLC）。同时，长江存储128L Xtacking TLC和QLC产品也发布。英特尔将XPoint内存应用不仅扩展到传统SSD，还扩展到DCPMM持久内存。英特尔傲腾 P5800X SSD 产品采用第二代XPoint 内存技术和4 堆栈PCM/OTS 单元结构。 Everspin 第三代独立256 Mb STT-MRAM (pMTJ) 和1Gb STT-MRAM、三星和索尼的新型28nm eSTT MRAM (pMTJ)、40nm 节点Avalanche eSTT MRAM (pMTJ)、Dialog Semiconductor（前身为Adesto Technologies）第二代CBRAM，而富士通的45nm ReRAM和130nm FeRAM产品于2020年和2021年推出。接下来看看Techinsights对内存未来演进的分析。

DRAM技术、趋势和挑战

图1 显示了三星、美光、SK 海力士、南亚、PSMC 和长鑫存储供应商的DRAM 路线图。三星、美光和SK 海力士这三大公司展示了他们的D1z 和D1a 产品，采用适用于DDR4、DDR5 和LPDDR5 应用的15 纳米和14 纳米级单元设计规则(D/R)。三星已在其D1x DDR4 原型汽车(TV) 产品和D1z LPDDR 生产产品中采用EUV 光刻，而美光和SK Hynix 在D1z 一代中维持其基于ArF-i 的双图案技术(DPT) 工艺。到2030 年，设计更小的一代DRAM 将投入生产，例如D1d（或1）、D0a（或0）和D0b（或0）。另一家中国DRAM 制造商长鑫内存也加入了竞争，并正在今年开发D1y 一代。

图1. TechInsights 提供的DRAM 路线图。显示2020年至2022年在市场上商业化的D1z和D1a DRAM产品。到2030年，将产生D1d（或1）、D0a（或0）和D0b（或0）等世代。

图2. 虽然DRAM 供应商正在开发4F2 单元结构（例如1T DRAM 和无电容DRAM 原型），但DRAM 器件技术/应用加载显示了6F2 1T+1C 单元设计扩展到更多下一代DRAM 的图。

此前，有8F2和6F2 DRAM单元设计，其中单元由1T（晶体管）和1C（电容器）组成。这种1T+1C单元设计将用于未来几代DRAM的DRAM单元设计。然而，由于工艺和布局限制，DRAM 供应商开发了4F2 单元结构，例如1T DRAM 和无电容器DRAM 原型，作为扩展DRAM 技术的下一个候选者之一（图2）。 B-RCAT结构的体鳍（或鞍形鳍）用于单元存取晶体管，但为了有效控制栅极漏电，埋入字线的栅极材料从单钨层改为多晶硅/双层钨的功函数层。在这种情况下，低功函数多晶硅顶栅增加了GIDL场(30%)并增加了扩散电阻。此外，美光在D1z 和D1 代中使用纯TiN 栅极进行单元集成。大多数DRAM单元电容器集成电路都采用圆柱形结构，但SK海力士（D1y、D1z）和三星（D1z）采用仅单元外表面层压的准圆柱形电容器（或单面圆柱形电容器）结构。由于电容器呈圆柱形，单元电容比前几代产品更小。几年之内，DDR5、GDDR7、LPDDR6和HBM3产品将在市场上流行。对于10nm 及以上级别的DRAM 单元设计，需要采用更多创新工艺、材料和电路技术，例如高NA EUV、4F2、1T DRAM、柱状电容器、超薄高k 电容器电介质和低k 有。 ILD/IMD 材料（图3）。

图3.从30纳米级到10纳米级的DRAM单元设计和技术趋势。需要更多创新技术来满足电池电容、更小尺寸和更快速度的要求。

图4 显示了主要供应商的DRAM 设计规则(D/R) 趋势。如果保持6F2 DRAM单元设计和1T+1C结构，10nm D/R将是2027年或2028年DRAM的最后一个节点。微缩DRAM单元提出了多项挑战，包括3D DRAM、行锤（电路）减少、低功耗设计、刷新减少和刷新时间管理、低延迟、新功函数材料、HKMG晶体管、片上ECC等。最受欢迎的功能可能是“速度”和“传感裕度”。三星针对DDR5 和GDDR6 的HKMG 外围晶体管技术是提高BL 感应余量和速度的一个例子。

图4. DRAM D/R 趋势显示了6F2 单元设计的局限性。 2027年或2028年，10nm D/R将是6F2 DRAM的最后一个节点。

3D NAND技术、趋势和挑战

主要NAND 芯片制造商正在竞相增加垂直3D NAND 门的数量。他们推出了最新的1yyL 3D NAND 器件。 1yyL产品采用三星176L(V7)、铠侠/西数162L(BiCS6)、美光176L(2nd CTF)、SK海力士176L(V7)，长江存储128L Xtacking TLC和QLC产品已于2021年上市将于2022 年推出（图5）。 MXIC还发布了首款48L 3D NAND原型机，预计将于2022年底或2023年初投入量产。

图5.TechInsights 的3D NAND 路线图显示2021 年和2022 年将推出112L/128L 和162L/176L 产品。将Z-NAND、XL-FLASH 和XPoint 添加到SCM 或高速NAND 应用的路线图中。

它采用多项创新技术和设计，包括3 层结构、CuA/COP/PUC 技术和采用H 键合的Xtacking 芯片。此外，我们还成功将低延迟（高速）NAND产品商业化，例如采用3D NAND单元架构和多平面芯片设计的Samsung Z-NAND和Kioxia XL-FLASH。对于超过500 层的NAND 产品，必须考虑多堆栈或芯片堆栈集成以及3D 封装解决方案。自2018年以来，全球大多数智能手机都使用3D NAND存储组件，而不是2D NAND芯片。迄今为止，三星的V-NAND、Kioxia（原东芝存储器）、西部数据的BiCS、Intel/Micron的FG CuA、美光的CTF CuA（128L~）、P-SK Hynix的BiCS（~72/76L）、SK Hynix的4D PUC （96L~），长江存储的Xtacking（图6、图7）。

图6. 提出并成功制造了七种不同的3D NAND 原型：V-NAND、BiCS、FG CuA、CTF CuA、P-BiCS、4D PUC 和Xtacking。

图7. 五幅代表性SEM 图像显示了每种3D NAND 单元阵列架构的想法。 CuA、PUC 和Xtacking 原型在NAND 单元阵列下方具有CMOS 外围电路。

三星V-NAND (TCAT) 3D NAND 产品仅使用高达128L (V6) 的单一VC 蚀刻工艺，而所有其他3D NAND 产品均采用多层（例如Intel 144L 为3 层）采用串集成。所有这些都使用20nm 或19nm BL 半节距。这意味着ArF-i和基于DPT的光刻是3D NAND的主要图案化技术。某些需要更高可靠性和低温/高温操作的应用仍然需要2D NAND 晶圆和SLC/MLC 操作，而不是TLC 或QLC 芯片。示例：MCU、医疗、机器人、电视/玩具、游戏控制器、可穿戴设备、安全摄像头、智能扬声器、物联网、人工智能、机器学**、打印机、机顶盒、航空航天都需要2D NAND 产品。目前，3D NAND产品在数据中心、云、服务器、SSD、PC、手机和智能手机中非常受欢迎。随着堆叠门的数量增加，垂直NAND串的高度也增加。例如，新发明的176L 产品距离源板的高度为12m（图8）。 QLC芯片的位成本持续下降，位密度增加至15Gb/mm2。每个NAND 串的门总数也增加到200 多个。

图8.3D 垂直NAND 串高度比较。新开发的176L产品距源板的高度为12m。

英特尔的144 层NAND 串首次由源线和位线之间的三层（顶部、中间和底部，每层48L）组成，保留了TLC 和QLC 器件的FG CuA 结构。每个甲板都可以分配给QLC 或SLC 块的任意组合，充分利用英特尔存储系统中新的每块概念。虽然我们还无法预测未来3D NAND技术的所有详细挑战，但其中一些挑战包括HAR、层应力控制、晶圆弯曲、工艺均匀性、ALD/ALE的严格控制、吞吐量、基板之间的错位、良率控制等。缺陷、NAND 串电流、解码器TR 可靠性、PGM/ERS 速度、保留、电迁移、泄漏和干扰、3D 封装解决方案等。 PLC 3D NAND产品可能会在未来几年内推出。

新内存技术、趋势和挑战

图9. TechInsights 的新内存路线图，包括STT-MRAM、PCRAM/XPoint、ReRAM/CBRAM、FeRAM 和嵌入式DRAM/FLASH 内存。

几十年来，我们一直将MRAM（或STT-MRAM）、PCRAM、ReRAM 和FeRAM 设备和技术视为新的存储器原型。然而，它们不会是单独的新兴存储设备，而是用于嵌入式应用的非易失性存储设备。诸如SOT MRAM、FTJ、单极或双极丝状OxRAM、CBRAM、聚合物存储器、Mott存储器和DNA存储器之类的未来新兴存储器件可被称为新兴存储器。我们继续将MRAM、XPoint、ReRAM (CBRAM) 和FeRAM 视为新兴存储设备。我们正在扩展我们的应用领域，包括CPU/APU缓存（STT-MRAM）、AI和内存计算（PCRAM）、模拟IC（ReRAM、忆阻器）、外部开关（FeRAM）和高密度SCM（XPoint Memory）。在新兴存储器件中，STT-MRAM技术被Everspin Technologies、GlobalFoundries、Avalanche Technologies、Sony、Micron、IMEC、CEA-LETI、Applied Materials、Samsung、Fujitsu、IBM、TSMC和Spin Transfer Technology (STT)广泛采用。英特尔、美光和SK海力士专注于具有PCM/OTS单元结构的XPoint内存。美光将于2021 年淘汰XPoint 内存（图9）。目前，Everspin的第三代独立256Mb STT-MRAM（pMTJ）和1Gb STT-MRAM、三星和索尼的28nm eSTT MRAM（pMTJ）、40nm节点的Avalanche eSTT MRAM（pMTJ）以及Dialog Semiconductor已上市。已被发现于（原Adesto Technologies）的第二代ReRAM (CBRAM) 产品。台积电宣布了2nm eMRAM-F 产品路线图，以取代eFLASH，用于数据/代码存储和配置内存应用。前几代Ambiq Apollo Blue MCU 均使用台积电的芯片。所有Apollo Blue MCU 系列均获得台积电支持，并提供eFLASH 或eMRAM 芯片。 Apollo 1 至Apollo 3 配备了2D NOR eFLASH ESF3 单元，配备带有嵌入式分闸的SuperFlash。它们由四个门组成：EG（擦除门）、CG（控制门）、FG（浮动门）和WL SG（选择门）。另一方面，Apollo4 具有介于M3 和M4 之间的简单eSTT-MRAM 单元结构。与Apollo3相比，外围栅极和eMemory栅极之间的间距有所减小，外围栅极从170nm减小到120nm，eMRAM阵列从230nm减小到110nm。 Ambiq的低功耗Apollo4 MCU采用台积电的22ULL工艺制造，可与GreenWave AI处理器中使用的GlobalFoundries的eMRAM 22nm FDSOI相媲美。台积电eMRAM 技术应用于16nm FinFET 平台。 Everspin、三星和台积电均使用HKMG 栅极工艺，但Avalanche 除外。三星在SOI 晶圆上使用FDS 工艺是独一无二的。 Avalanche MRAM 栅极采用带有L 形间隔物的旧多晶硅栅极，而所有其他公司都使用高k 栅极氧化物，例如SiON 上的HfO。特别是，Everspin 在其NMOS 高k 栅极电介质中使用了La。 Everspin和三星的MRAM栅极结构采用先栅极HKMG工艺，而台积电则采用后栅极HKMG工艺。 Everspin已向市场发布了四种不同的MRAM产品，包括切换模式MRAM（第1代，Chandler工厂）和STTMRAM（第2至第4代，GF工厂）。在STT-MRAM产品中，第二代STT-MRAM器件采用基于MgO的面内MTJ结构，第三代和第四代STT-MRAM器件采用垂直MTJ（pMTJ）技术。 Avalanche pMTJ STT-MRAM 单元设计和结构。它显示了单元尺寸为0.032 m2 的40nm p-MTJ 层以及位于触点1 和2 之间的M1 源极线下方的MRAM 层。例如，三星和索尼联合展示了用于华为GT2智能手表GPS控制器的28nm pMTJ 8Mb嵌入式STT-MRAM结构。这些是基于MgO MTJ 的器件。

富士通的8Mb ReRAM 器件是迄今为止世界上密度最高的独立量产ReRAM 产品。富士通采用新的45nm CMOS 工艺，与之前的180nm 4Mb ReRAM 产品相比，芯片尺寸更小，存储密度更高。英特尔和美光的第一代XPoint 内存芯片具有128Gb (16GB) 的芯片密度和两层PCM/OTS 结构。用于Optane、800P、900P、DC P4800X、H10/H20、DCPMM等多种Intel SSD产品。已经提出并开发了许多候选存储器件，包括相变材料、电阻氧化物单元、导电桥单元和MRAM 单元。第一代XPoint内存使用一层GST（Ge-Sb-Te）合金，一种硫族相变材料。 20nm 双图案化技术(DPT)（实际上是2F2 单元）专为BL 和WL 光刻/蚀刻工艺而设计。近日，英特尔向市场发布了第二代XPoint内存，例如Optane DC P5800X SSD产品。 4层PCM/OTS层结构（实际上是1F2）集成在M4层之上，形成WL/BL/WL/BL/WL多层。双向阈值开关选择器(OTS) 与设备内的PCM 层集成，具有与上一代XPoint 相同的元素（图10）。

图10. PCM/XPoint 历史记录显示2L 第一代和4L 第二代Intel XPoint 内存产品。

由于其高性能（速度、耐用性、内存）和能源效率，新型存储设备可以取代eFLASH 和SCM。然而，最重要的挑战之一是如何降低位的成本，或者换句话说，如何增加阵列的单元密度。到目前为止，还没有可与3D NAND 芯片（QLC NAND 芯片为1Tb 或1.33Tb）相媲美的独立STT-MRAM 芯片（256Mb 或1Gb）和XPoint 芯片（128Gb 或256Gb）。此外，大多数新兴存储器件都使用一种或多种新材料，如HfO、HZO、GST基硫族化物、Ir/Ta基金属电极，以及图案化/蚀刻、沉积、退火等的优化，需要显着改进正在进行中。这造成了一些集成困难。

*免责声明：本文为作者原创。文章内容为作者个人观点，半导体行业观察转载旨在传达不同观点，并不代表半导体行业观察同意或支持该观点，不是一回事。联系半导体行业观察。

今天是《半导体行业观察》分享的第3075条内容。请注意。

晶圆| 集成电路| 设备| 汽车芯片| 存储| 台积电| AI | 封装